東芝、CMOSパワーアンプに電波ひずみ低減回路を搭載＝世界初

まずは3G端末用から＝電力効率が1.4倍改善

東芝は2月20日、携帯電話の電波の増幅に使用するCMOSパワーアンプの電波のひずみを低減する回路技術を新開発し、世界で初めてCMOSパワーアンプに集積することに成功したと発表した。まずは第3世代携帯電話（3G）端末向けに適用し、次世代通信への応用も検討するとしている。

携帯電話が基地局から遠距離にある時のみ電波がひずむことに着目して開発したとされ、パワーアンプからの出力パワーが0.2W以上となる時に限定して、電波状態を安定させるひずみ低減技術を作用させることにより、処理を単純化して回路を小さくしてCMOSパワーアンプへの集積を実現したという。

これまでのひずみ低減処理は演算量が多く回路が大きくなってしまうため、携帯電話用のパワーアンプに集積できず、また、限定的な設置面積のなか、外付け回路にもできなかった。

東芝によると、ひずみ低減回路を集積したCMOSパワーアンプは、チップ上で自律的にひずみを低減できるほか、外部からの制御や演算が不要なため、パワーアンプ本体だけを置き換えるだけで良いという汎用性が特長だとされる。さらに、電波状態の変動を自己制御することにより高い安定性を実現し、ひずみ低減機能をオフにした場合に比べ、電力効率が1.4倍改善するという。

携帯端末やタブレットなどが多数の周波数帯に対応するなか、パワーアンプは各無線規格に個別に対応する必要があり、また、連続駆動時間を延ばすためにも、最も電力を消費する部品の一つであるパワーアンプの高効率化が求められている。